在一个典型的多通道DVR系统中，多通道模拟视频首先经模数转换后变成标准的CCIR656格式数据。为了能在本地监视多通道的画面，通常需要复用多通道视频数据和对画面进行分割，因此需用到视频缩放功能，Cyclone III器件中丰富的M9K内存资源非常适合用做视频缩放算法时必需的行缓存，如图2所示。Altera视频图像处理套件中的缩放、行缓存可帮助用户快速实现画面复用及分割功能。
多通道“H.264 D1+CIF”编码是整个系统的核心，FPGA内在的强大并行处理能力可满足H.264算法对处理速度的要求，是唯一有可能实现的单芯片解决方案。与多个ASSP或DSP处理器实现方案相比，单芯片FPGA提供了更稳定的系统性能、更低的成本以及最佳的性价比。目前Altera公司已与第三方公司联合推出了多路“H.264 D1+CIF”解决方案。
此外，也可以在有的系统中加上一颗DSP芯片来实现码流分析、视频流生成或音频压缩等对实时性和平行处理要求不高的功能，以充分发挥FPGA和DSP各自的优势。
IP摄像头
IP摄像头是视频监控领域增长速度最快的产品。IP摄像头可将摄像头获取的视频源在本地进行预处理、压缩，然后通过IP网络进行远端传送或远端存储，它的重要组成部分包括视频预处理、视频压缩模块，以及IP网络视频(Video-Over-IP)功能。
目前业界比较主流的IP摄像头的输入数据格式是：1路D1/25帧每秒+1路CIF/25帧每秒。通常可以用一片Cyclone II EP2C35和一片低成本处理器实现，功能示意如图3所示。
图3：标清D1分辨率IP摄像头。
步进化到高清(1,280×1,024)，且必须进行本地实时压缩，因此只能采用硬件压缩方式。如果采用多片DSP处理器，则系统地成本、集成度和功耗都会让用户无法接收。单片低成本FPGA性能也无法满足设计要求。
此时，单片高性能Stratix系列FPGA自然就成了首选方案。Stratix FPGA有相对应的结构化ASIC――HardCopy系列器件，可以帮助用户进一步将成本降低到十分之一，并降低50%的功耗。图4显示了单路高清IP摄像头的功能模块。
图4：单路高清IP摄像头的功能模块示意图。
同样，视频输入预处理部分(包括滤波、缩放等功能)可以用Altera的VIP套件实现。“1路1,280×1,024/25帧每秒+1路CIF/25帧每秒”H.264视频压缩引擎将在FPGA硬件中实现，可由Altera公司第三方合作伙伴提供。Nios II处理器和VoIP参考设计，可帮助用户实现视频到IP网络的映射，并在以太网上传输。
此外，一片低成本的DSP处理器可以协助做一些视频码流分析的工作，这些工作逻辑关系复杂，但对性能要求并不高。
Altera自定义的片内总线Avalon和SOPC Builder系统集成工具可以帮助用户将所需外设自动集成互连在一起，大大提高设计效率。
本文小结
视频监控市场蓬勃发展迅速推动了FPGA在这一领域的应用。一些新的技术方向，如多通道、高清晰、网络化以及通信接口高速化都促进了FPGA在视频监控领域的进一步发展。同时FPGA芯片技术、IP核、参考设计的进步和更新也推动并迎合了产业的需求。Altera公司对视频监控市场的持续关注和投资，正是想抓住这一机遇，为用户创造更多价值。
该文观点仅代表作者，本站仅提供信息存储空间服务，转载请注明出处。若需了解详细的安防行业方案，或有其它建议反馈，欢迎联系我们。
